电子产品世界

几十年来，半导体的进展以纳米级不断减少为单位来衡量。但随着晶体管扩展放缓，瓶颈已从器件转向互连，先进封装成为新的前沿。带TSV的硅中介体实现了密集的2.5D集成，缩短了信号路径，并支持远超基板和线键所能提供的带宽。

这一发展的下一波趋势反直觉：更大的TSVs——宽达50μm、深300μm——刻蚀在更厚的中介体中，带来更好的电气性能、稳健的功率输出、更好的热处理能力和更高的制造良率。

从线键到中介体

半导体互连技术的发展始于引线键合，这一技术曾是 20 世纪的标准互连方案。随后倒装芯片封装技术应运而生，进一步缩小了互连间距，降低了寄生效应（即损害信号传输质量的额外电阻、电容和电感效应）。然而，面对多芯片间日益增长的高带宽、高速通信需求，即便是倒装芯片技术也难以满足。

到 21 世纪初，硅中介层技术开始崭露头角，其核心优势包括：提供用于精细间距布线的重布线层（RDL）、支持垂直集成的高密度硅通孔阵列，以及可实现存储与逻辑芯片集成的统一平台。这些技术突破推动了赛灵思 Virtex 7 系列 FPGA、图形处理器（GPU）及人工智能加速器等产品的创新升级，为高性能集成技术奠定了持续演进的技术模板。

2.5D 与 3D 集成领域最重要的创新之一，便是硅通孔（TSV）的问世（见图 1）。硅通孔堪称现代半导体封装的 “垂直高速通道”，是贯穿硅晶圆、芯片或中介层的电气互连结构，可实现芯片间的直接通信，并为 3D 堆叠芯片各层或 2.5D 中介层上的元器件高效传输电力与信号。与引线键合技术相比，硅通孔的信号路径更短、电阻更低，能够构建高密度垂直互连，从而有效降低信号延迟、提升带宽，优化系统整体性能。

图1.将硅中介体作为封装技术的使用缩短了互连路径并提高了带宽密度。

硅中介体的一个主要应用是将高带宽存储器（HBM）连接到高速处理器（见图2）。每个HBM设备本身是一个由TSV构建的三维堆栈，包含多个DRAM芯片和一层逻辑。HBM最高可传输256 GB/s。硅中介器是将数据流传输到处理器的最高效方式。多个HBM可以集成在带有GPU的中介器上，实现1TB/s或更高的数据传输。

图2.高速处理器架构通过中介器连接到HBM堆栈的GPU/CPU。

为何尺寸更大性能更优

更厚的硅中介层具备更出色的平整度，且可扩展至更大的体型尺寸。要实现厚硅中介层的应用，硅通孔需满足更高的深宽比，或直接增大孔径。但从实际生产角度看，现有制造技术下，硅通孔的深宽比已接近极限，继续提升将显著影响制造良率、延长生产周期并增加成本。因此，增大硅通孔孔径成为必然选择。

大孔径硅通孔的优势，不仅在于能适配更大尺寸的硅中介层，还体现在更强的供电能力与更低的高频损耗上。

当前行业正经历技术转型，传统硅通孔的孔径通常为 5–10 微米、深度为 50–100 微米，而下一代硅通孔的孔径将拓展至 50 微米、深度可达 300 微米。小尺寸硅通孔适用于移动通信、DRAM 集成等低频、低功耗应用场景，但在人工智能与高性能计算领域，面对高电流、高散热及高带宽的严苛需求则显得力不从心。小尺寸硅通孔的载流能力有限，会产生更大的电阻损耗，导致信号完整性下降，这一问题在高频工作场景下尤为突出。此外，小尺寸硅通孔的散热能力不足，也为热敏性元器件的稳定运行带来了巨大挑战。

关键词： 半导体 中介体 扩展硅通孔