电子产品世界

MOSFET 是芯片的基本单元，MOSFET是为了实现数字电路中0和1的开关，他有三个电极，源极、栅极和漏极，简化模型如下 图

MOSFET的制造过程中，源极、栅极和漏极的布局与连接至关重要。这些组成部分的精细工艺，决定了MOSFET的性能与可靠性。在逻辑门的构建中，MOSFET与其他晶体管协同工作，共同实现各种逻辑功能。

运算器的构建离不开逻辑门的巧妙组合。这些逻辑门，如同电路中的关键节点，通过精确的开关动作，共同构建出运算器的复杂功能。

最终，这些精心构建的逻辑门被整合到一个仅有一枚指甲大小的芯片之中。

为何需要“电子开关”？

想象一下老式的电灯开关：按下去，金属片接触，电路接通，灯亮；抬起来，金属片断开，电路断开，灯灭。这种机械开关简单可靠，但在飞速运转的手机、电脑芯片里，它们太慢了、太大、太耗电，根本无法胜任。

我们需要一种开关：

(1) 速度极快：每秒能开关数十亿次。

(2) 体积超小：比头发丝还细，能在指甲盖大小的芯片上集成几十亿个。

(3) 耗电极低：开关动作本身几乎不耗电。

(4) 控制灵敏：能用微小的电信号来控制大电流的通断。

MOSFET正是这样的“超级电子开关”。

下面对MOS失效的原因总结以下六点：

1：雪崩失效(电压失效)，也就是我们常说的漏源间的BVdss电压超过MOSFET的额定电压，并且超过达到了一定的能力从而导致MOSFET失效。

2：SOA失效(电流失效)，既超出MOSFET安全工作区引起失效，分为Id超出器件规格失效以及Id过大，损耗过高器件长时间热积累而导致的失效。

3：体二极管失效：在桥式、LLC等有用到体二极管进行续流的拓扑结构中，由于体二极管遭受破坏而导致的失效。

4：谐振失效：在并联使用的过程中，栅极及电路寄生参数导致震荡引起的失效。

1、雪崩失效（电压型失效）当 MOSFET 漏源极之间施加的电压超过器件额定漏源击穿电压BVdss，且超出幅度达到临界阈值时，会引发雪崩击穿效应，导致器件内部载流子急剧倍增，最终造成 MOSFET 永久性失效。

2、SOA 失效（电流型失效）该失效源于器件工作状态超出安全工作区（SOA）范围，分为两种情况：一是漏极电流 Id 直接超出器件规格书中的最大限值，引发瞬时过载失效；二是 Id 过大导致导通损耗、开关损耗剧增，热量累积速度超过器件散热能力，最终因热击穿失效。

3、体二极管失效在桥式拓扑、LLC 谐振拓扑等需要体二极管续流的电路中，体二极管若承受超出耐受能力的反向恢复电流、电压尖峰，或长时间高频续流导致热应力持续累积，会造成体二极管损坏，进而引发 MOSFET 整体功能失效。

4、谐振失效多颗 MOSFET 并联应用场景下，栅极驱动回路的寄生电感、寄生电容，与器件自身的输入电容等参数相互作用，会引发高频寄生振荡。这会导致栅极电压波动剧烈，器件开关过程异常，最终因损耗激增或电压击穿失效。

5、静电失效秋冬干燥环境或静电防护措施不足时，人体、生产设备产生的静电电荷可通过栅极等引脚注入器件，瞬间击穿栅极氧化层，造成 MOSFET 不可逆损坏。

6、栅极电压失效栅极遭遇异常过冲电压尖峰，超出栅源极额定耐压范围（多数商用 MOSFET 栅源耐压为 ±20V 左右），会直接击穿栅极氧化层，导致栅极绝缘性能完全丧失，器件彻底失效。

7、驱动异常失效该失效分为两种子类型：一是驱动不足，栅源驱动电压 Vgs 未达到器件导通阈值或未达到饱和导通电压，导致 MOSFET 导通电阻 Rds(on) 大幅上升，损耗飙升引发热失效；二是驱动过冲，栅极驱动回路的电压尖峰超出栅源耐压，与栅极电压失效原理类似，但触发源为驱动电路设计缺陷，而非外部异常电压。

8、热循环失效MOSFET 在工作过程中反复经历 “升温 - 降温” 的热循环，会导致器件封装引脚与芯片结合处、焊点出现热疲劳，进而引发引脚松动、焊点开裂，最终造成电路接触不良或器件失效。该失效多见于大功率、高频开关的应用场景。

9、化学腐蚀失效在潮湿、含盐雾或腐蚀性气体的恶劣环境中，MOSFET 的封装材料会被侵蚀，引脚会发生氧化、锈蚀，导致引脚接触电阻增大；若腐蚀穿透封装，还会造成芯片内部电路氧化短路，最终引发器件失效。

10、封装失效因机械冲击、振动、外力挤压等物理因素，导致 MOSFET 封装开裂、引脚弯折断裂，使芯片与外部电路的连接中断，或芯片直接暴露在空气中受污染失效。

雪崩失效分析(电压失效)

到底什么是雪崩失效呢，简单来说MOSFET在电源板上由于母线电压、变压器反射电压、漏感尖峰电压等等系统电压叠加在MOSFET漏源之间，导致的一种失效模式。简而言之就是由于就是MOSFET漏源极的电压超过其规定电压值并达到一定的能量限度而导致的一种常见的失效模式。

下面的图片为雪崩测试的等效原理图，做为工程师可以简单了解下。

无钳位感性开关测试（UIS）：通过电感储存能量，模拟雪崩工况

核心配置：VDD 供电、电感 L 储能、RG 限流、示波器捕获 Vds/Ids 波形

可能我们经常要求器件生产厂家对我们电源板上的MOSFET进行失效分析，大多数厂家都仅仅给一个EAS.EOS之类的结论，那么到底我们怎么区分是否是雪崩失效呢，下面是一张经过雪崩测试失效的器件图，我们可以进行对比从而确定是否是雪崩失效。

1. 雪崩现象定义

当 MOSFET 漏源极电压（Vds）超过击穿电压（BVdss）时，寄生 BJT 导通，形成雪崩电流，器件吸收能量并产生温升

本质：漏区与衬底间 PN 结的雪崩击穿效应

2. 雪崩损坏机制

局部元胞过热：能量集中导致芯片局部温度超过 150℃

寄生 BJT 导通：引发 MOSFET 误导通，加剧电流冲击

典型失效表现：Source 极底部烧毁、栅氧化层击穿

关键参数与测试基础

1. 核心雪崩参数

关键计算公式

电源浪涌问题典型场景

1. 应用背景

设备：32W/28W LED 驱动电源（单端反激拓扑）

输入条件：90~265VAC，浪涌要求 1200V DM

核心器件：LSD11N70、LSD07N65、TK13A65U 等 MOSFET

2. 三类典型失效场景

3. 失效波形示例（Surge Case 3）

测试条件：230Vac 输入，1400V/90° 浪涌

关键数据：Vds=848V，Ids=5.8A，远超器件安全阈值

波形特征：Vds 尖峰陡峭，Ids 冲击电流明显

案例：28W LED 电源浪涌整改（原方案失效）

1. 原方案问题诊断

电源规格：输入 90~265VAC，输出 28~40VDC/700mA

失效现象：1300V 浪涌测试时 MOSFET 击穿

核心原因：

母线残压过高，Vds 峰值接近 BVdss

变压器饱和导致雪崩电流激增（Ids=11.25A）

浪涌能量未有效吸收

整改前：Vds 尖峰突出，Ids 冲击明显

整改后：Vds 平稳，Ids 无尖峰，能量分布均匀

效率：全电压范围保持 88% 以上，与原方案基本一致

功率因数：整改后 PF≥0.94，满足行业标准

可靠性：1000 次浪涌测试无失效，通过率 100%

雪崩失效的预防措施

雪崩失效归根结底是电压失效，因此预防我们着重从电压来考虑。具体可以参考以下的方式来处理。

1：合理降额使用，目前行业内的降额一般选取80%-95%的降额，具体情况根据企业的保修条款及电路关注点进行选取。

2：合理的变压器反射电压。

3：合理的RCD及TVS吸收电路设计。

4：大电流布线尽量采用粗、短的布局结构，尽量减少布线寄生电感。

5：选择合理的栅极电阻Rg。

6：在大功率电源中，可以根据需要适当的加入RC减震或齐纳二极管进行吸收。

SOA失效(电流失效)

再简单说下第二点，SOA失效

SOA失效是指电源在运行时异常的大电流和电压同时叠加在MOSFET上面，造成瞬时局部发热而导致的破坏模式。或者是芯片与散热器及封装不能及时达到热平衡导致热积累，持续的发热使温度超过氧化层限制而导致的热击穿模式。

关于SOA各个线的参数限定值可以参考下面图片。

1：受限于最大额定电流及脉冲电流

2：受限于最大节温下的RDSON。

3：受限于器件最大的耗散功率。

4：受限于最大单个脉冲电流。

5：击穿电压BVDSS限制区

我们电源上的MOSFET，只要保证能器件处于上面限制区的范围内，就能有效的规避由于MOSFET而导致的电源失效问题的产生。

这个是一个非典型的SOA导致失效的一个解刨图，由于去过铝，可能看起来不那么直接，参考下。

SOA失效的预防措施：

1：确保在最差条件下，MOSFET的所有功率限制条件均在SOA限制线以内。

2：将OCP功能一定要做精确细致。

在进行OCP点设计时，一般可能会取1.1-1.5倍电流余量的工程师居多，然后就根据IC的保护电压比如0.7V开始调试RSENSE电阻。有些有经验的人会将检测延迟时间、CISS对OCP实际的影响考虑在内。但是此时有个更值得关注的参数，那就是MOSFET的Td(off)。它到底有什么影响呢，我们看下面FLYBACK电流波形图(图形不是太清楚，十分抱歉，建议双击放大观看)。

从图中可以看出，电流波形在快到电流尖峰时，有个下跌，这个下跌点后又有一段的上升时间，这段时间其本质就是IC在检测到过流信号执行关断后，MOSFET本身也开始执行关断，但是由于器件本身的关断延迟，因此电流会有个二次上升平台，如果二次上升平台过大，那么在变压器余量设计不足时，就极有可能产生磁饱和的一个电流冲击或者电流超器件规格的一个失效.

关键词： MOSFET 雪崩失效 SOA失效 失效分析