电子产品世界

你有没有想过芯片组是什么？可以把它看作是一小块专用的硅片（“芯片”），设计用来与其他芯片集成在同一封装内，因此成品器件表现得像一块大型芯片。设计师没有打造庞大的单体SoC，而是将计算、I/O、内存接口及其他功能拆分为混合搭配的构建模块，然后用高速的点对位链路连接起来。它的吸引力在于更高的良率、更多的重复使用，以及可以将每个功能放在最适合它的工艺节点上。

Cadence 的核心布局

Cadence正试图通过将知识产权合作伙伴和包装技术纳入“规格到组件”流程，使芯片组不再是定制的科学项目。它的理念是，从芯片组规范出发，用Cadence和第三方IP组装框架，然后通过更可重复的实现和验证路径推进。Cadence表示，目标是降低针对“物理AI”、数据中心和高性能计算工作负载的多芯片设计的集成风险。

框图展示了CPU、系统和AI芯片组作为模块化芯片连接在同一封装设备内，并可选配域专用芯片组。

本次发布的一大亮点，在于 Cadence 着重强调预验证芯片组及配套封装方案，而非简单地 “提供 IP 后让客户自行摸索”。已公布的合作伙伴包括 Arm、Arteris、eMemory、M31、Silicon Creations、Trilinear Technologies 与 proteanTecs；同时，Cadence 还与三星晶圆代工部门（Samsung Foundry）达成合作，计划基于三星 SF5A 工艺打造硅原型演示产品。此外，Cadence 表示将借助 Arm 的 Zena 计算子系统及其他 IP，进一步完善其芯粒平台与框架。

预验证的关键意义

芯片设计的难点不仅在于单个模具;它就是验证芯片对芯片接口的行为，包括封装信号完整性、功率输出和散热，然后当某个模块发生变化时再验证一次。Cadence将预验证芯片组定位为缩短“未知未知”阶段的一种方式，流程涵盖仿真/仿真和物理实现。有关基本公告详情，请参见Cadence的合作伙伴生态系统发布。

芯片组已经成为活跃话题：Cadence一直活跃于die-to-die互连和工具开发，包括早期对其UCIe工作的报道。如果Cadence真的能把预验证芯片组变成“选件、打包、验证”而不是“自己发明集成手册”，这对于试图按计划发货的团队来说，将是一个有意义的转变。

关键词： Cadence 芯片组 预验证

加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码