稳压器详解：如何从你的 LDO 中榨取最佳性能
低压差（LDO）稳压器是一种简单、经济的器件，可将较高的输入电压转换为稳定的输出电压。其固有噪声极低，因无开关瞬态干扰，且几乎无需外接元器件，占用电路板空间极小。
LDO 开箱即可便捷使用，但这并不意味着其性能已达上限。本文将回顾标准稳压器与 LDO 的工作原理，并探讨几种提升其噪声性能的方法。
从标准稳压器到 LDO 的演变
线性稳压器的能效偏低，因其需通过调整稳压器件的功耗来稳定输出电压，稳压器件通常为功率晶体管 —— 双极型晶体管或场效应晶体管（FET）。
1. 基本的PMOS和NMOS线性调节器架构。
图 1 展示了采用 P 型金属氧化物半导体场效应管（PMOS）和 N 型金属氧化物半导体场效应管（NMOS）的 MOSFET 线性稳压器电路。两种电路中，稳压器功率晶体管的漏源极电压均满足：
VDS = V输入 - V输出 = I输出 × RDS
其中，漏源极电阻（RDS）的阻值取决于场效应管的栅源极电压（VGS）。
稳压器的控制电路通过电阻 R1 和 R2 对输出电压进行分压，将分压值与基准电压（VREF）做比较，产生的误差信号驱动场效应管的栅极电压（VG），进而调控栅源极电压，以抵消负载电流（IOUT）或输入电压（VIN）变化对输出电压的影响。在这些基础设计中，栅极电压的调节范围介于误差放大器的正负电源轨之间，即输入电压和地电位。
漏源极电压的最小允许值被称为压差（VDO）。稳压器正常工作时，需满足输入电压 ≥ 输出电压 + 压差。若输入电压低于该值，稳压器将脱离稳压状态，无法维持预设输出电压，此时输出电压会随输入电压变化，始终等于输入电压减去压差。
顾名思义，LDO 的设计初衷就是最大限度降低压差，目前主流的 LDO 器件可实现低至 100 毫伏的压差稳压输出。随着低电压、高能效设计的普及，LDO 已成为当下主流的线性稳压器类型。
那么，如何将标准稳压器设计改造为 LDO？在设计阶段，增大功率场效应管的尺寸可降低漏源极电阻，从而减小压差，但电路架构才是决定压差的核心因素，尤其是栅源极电压的最大和最小值范围。
PMOS 架构的稳压器工作时，栅源极需施加负电压：当输入电压或负载电流升高时，控制电路会进一步降低栅极电压，使栅源极负压增大。在 PMOS 电路中，源极电压（VS）等于输入电压，当栅极电压被拉至负电源轨时，栅源极负压达到最大值，即VGS = - 输入电压。减小压差（输入电压 - 输出电压）并不会影响栅源极负压的幅值，因此 PMOS 架构更易实现 LDO 设计。
NMOS 架构的情况则截然相反：当输入电压降低时，控制电路需提高栅极电压，增大栅源极正电压。误差放大器的栅极电压调节范围仍为输入电压至地电位，但此时源极电压等于输出电压，因此栅源极电压的最大值为输入电压 - 输出电压，即场效应管的漏源极电压。
场效应管的栅源极电压需高于约 2 伏的阈值电压才能导通，这使得上述基础 NMOS 架构稳压器的最小压差被限制在 2 伏，远达不到 LDO 的设计要求。
在输入电压与误差放大器正电源轨之间增加内置电荷泵，可解决这一问题（图 2）。电荷泵能抬升误差放大器的正电源轨电压，使其能输出更高的栅源极电压，从而实现 NMOS 架构的 LDO 设计。另一种实现方式是通过外部偏置引脚（BIAS）为误差放大器提供更高的正电源轨，德州仪器新款超低压差 LDO 便采用了这一方案。
2. 这里，对基本NMOS电路进行修改以支持LDO工作。可以使用充电泵或外部偏置电压。
如前所述，低噪声是线性稳压器和 LDO 的核心优势，许多应用中都会采用 LDO 对开关电源的噪声输出进行滤波处理。器件数据手册中有两个参数用于表征 LDO 的噪声性能，接下来将对其展开分析。
输入噪声与电源抑制比
电源抑制比（PSRR） 也被称为电源纹波抑制比，用于衡量 LDO 抑制输入侧外部噪声（如开关电源产生的噪声）的能力，其数值为特定应用频率范围内，LDO 输出纹波与输入纹波的比值。图 3 为 TPS717 的电源抑制比随电流变化的曲线，该器件是一款低噪声、高带宽电源抑制比的 LDO，最大输出电流为 150 毫安。
3. TPS717 采用高带宽、高增益的误差环路增益，以实现高 PSRR。
电源抑制比的单位为分贝（dB），数值越高，噪声抑制能力越强，计算公式为：
有多个因素会影响电源抑制比：负载电流增大时，对高低频段的电源抑制比都会产生影响。场效应管的输出阻抗与漏极电流成反比，因此负载电流增大会降低误差环路增益，导致低频段电源抑制比下降；同时，负载电流增大还会使输出极点向高频段偏移，拓宽反馈环路的带宽，从而提升高频段的电源抑制比。
当漏源极电压低于约 1 伏时，场效应管会从有源（饱和）工作区过渡到三极管 / 欧姆区，导致反馈环路增益下降，电源抑制比也会随之降低。
对比不同 LDO 的电源抑制比性能时，需保证输入电压 - 输出电压的差值和负载电流一致；同时，由于低输出电压下的电源抑制比通常更优，还需对比输出电压相同的 LDO 器件。
输出噪声与频谱噪声密度
LDO 本身并非无噪声器件，其内部会产生固有噪声，叠加在上述残余输入噪声上并体现在输出端。LDO 及其他电子器件的固有噪声由多种物理机制产生：
热噪声：有源和无源器件中均会产生，由导体中电荷载流子（电子或空穴）的随机热运动引起，与绝对温度成正比，与电流无关，属于频谱平坦的白噪声；
闪烁噪声：仅存在于有源器件中，特性随制程工艺变化，与电流成正比，与频率成反比，因此也被称为 1/f 噪声；
散粒噪声：由电子或空穴随机穿过 PN 结等势垒引起，与电流相关，频谱同样平坦。
固有噪声的单位为微伏 / 根号赫兹（µV/√Hz），LDO 数据手册中会通过输出频谱噪声密度曲线 表征噪声随频率的变化规律，通常还会提供多条曲线，展示输出电流、输出电压等参数对输出噪声的影响。
图 4 为某款 1 安培高精度低噪声 LDO 的频谱噪声密度随输出电压变化的曲线，该器件的最大压差为 200 毫伏。
4. 随着低频的VOUT增加，LDO的频谱噪声密度会增加。
LDO 的输出噪声主要集中在低频段，为方便对比，数据手册中通常会给出一个综合噪声值，即10 赫兹至 100 千赫兹频率范围内的输出噪声积分值，单位为微伏均方根（μVRMS）。以此为指标，TPS7A91 的输出噪声为 4.7 微伏均方根。
对比不同厂商的器件时需注意：部分厂商的数据手册会选择其他频率范围进行噪声积分，如 100 赫兹至 100 千赫兹，甚至自定义积分范围。选择特定频率范围积分可能会掩盖器件的不良噪声特性，因此除了关注积分值，还需仔细查看各频段的噪声曲线。
提升 LDO 噪声性能：从基准电压电路入手
如何提升标准 LDO 的噪声性能？尽管 LDO 的所有元器件都会产生噪声，但基准电压电路 是主要的噪声源，原因有二：其一，该电路包含多个易产生噪声的有源和无源器件；其二，基准电压上的任何噪声都会被误差放大器放大，输入至基准电压的纹波也会被放大并体现在输出端。因此，带隙基准电路不仅要具备低噪声特性，还需拥有高电源抑制比。
解决内部噪声和电源抑制比问题的简单方法，是在带隙基准电路的输出端串联一个低通滤波器（LPF）。如图 5 所示，可通过在原有内置电阻 RNR/SS 上外接电容 CNR/SS 构成低通滤波器，许多低噪声 LDO 都专门设置了对应的引脚。
5. 添加降噪电容（1）和前馈电容（2）可以提升LDO噪声性能。
该电容具备双重功能：LDO 上电初期，误差放大器检测到的基准电压会随电容通过内置电阻充电而逐渐上升，换言之，低通滤波器实现了软启动 功能，这也是电阻和电容下标标注 “NR/SS（噪声抑制 / 软启动）” 的原因。若 LDO 上电时需要为大容量输出电容充电，软启动功能可有效避免电路进入限流状态。
低通滤波器并非万能：其会让带隙基准电路的低频纹波通过，导致 LDO 低频段的电源抑制比下降。采用低等效串联电阻（ESR）的陶瓷输出电容，可改善电源抑制比性能，电容容值需根据应用的关键工作频率选择；同时，合理的电路板布局设计，能减少电路板寄生参数导致的输入纹波向输出端的串扰。
另一项防止输出噪声被误差放大器放大的策略，是增加前馈电容（CFF）。前馈电容可对电阻 R1 进行交流旁路，在保持直流增益不变的前提下，降低电路的高频增益。
增加前馈电容会对 LDO 的多项性能产生积极影响，包括噪声性能、稳定性、负载响应和电源抑制比，同时还能提高反馈环路的相位裕度，改善 LDO 的负载瞬态响应，减少振荡并缩短建立时间。
标准三端固定输出 LDO 的电阻 R1/R2 分压节点集成在器件内部，无法外接前馈电容，但许多专为低噪声设计的 LDO 会将该节点引出为引脚。当然，可调输出 LDO（如图 6、7 中的 TPS7A91）均配备反馈引脚（FB），可外接分压电阻和前馈电容，该器件还设有噪声抑制 / 软启动电容引脚（CNR/SS）。
6. TPS7A91是一种可调输出的低噪声运行型LDO。
7. 添加前馈电容CFF可改进在低频下的输出噪声表现。
下表总结了上述两种噪声抑制方案（噪声抑制电容、前馈电容）在不同频率段对 LDO 性能的影响。
总结
LDO 是目前线性稳压领域的主流架构。本文介绍了两种主流的场效应管 LDO 架构，分析了 LDO 的噪声来源，并阐述了提升其噪声性能的实用方法。如需深入了解 LDO 噪声相关知识、电源抑制比详细解析，或前馈电容的应用技巧，可参阅相关专业资料。
德州仪器现提供超过 500 款适用于不同应用场景的 LDO 器件，为设计人员提供丰富的性能选择，包括低噪声、宽输入电压、小封装、低静态电流以及处理器专用型等各类器件。
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
