电子产品世界

FPGA 和 DSP 的效率仍不及硬连线芯片，但在生命科学、AI 处理、汽车、5G/6G 芯片等需求频繁迭代的市场中依然极具价值。现场可编程特性为新协议、标准及架构修改提供了长期适配性，如同一块 “空白画布”，可适配各类工作负载。

“芯片外围设有可编程 I/O 环，可接入任意类型的 I/O，并将其转换为可在后处理和特定工作负载引擎中使用的形式，”  Altera 业务管理部门主管 Venkat Yadavalli 表示。

但 FPGA、嵌入式现场可编程门阵列（eFPGA）和 DSP 的设计复杂且耗时。“FPGA 的应用场景不应仅局限于特定功能的原型验证，”  Arteris 产品管理与营销副总裁 Andy Nightingale 称，“在降低内存和 I/O 瓶颈方面，它们是理想选择。但 FPGA 编程依然复杂，相比为 GPU 编写软件以完成类似任务，编程 FPGA 需要寄存器传输级（RTL）技术。”

尽管 FPGA 工程师优化了比特流的传输方式，但需要独立的软件栈进行管理。“赛灵思（现隶属 AMD）、阿尔特拉等公司打造了核心 CPU 集群，结合 FPGA 架构提升了可编程性，” 巴亚系统（Baya Systems）首席商务官 Nandan Nayampally 指出，“它们试图解决部分编程难题，但很难打造出通用方案适配 GPU、CPU 和 FPGA。软件栈种类越多，快速迭代的难度越大。”

目前，所有操作均通过软件抽象层管理。“可编程性由上层软件层控制，” 亚达瓦利表示，“针对 FPGA，我们拥有先进工具，可接收工作负载、完成综合、布局与打包，实现功耗、面积与性能的最优平衡。这类工具是核心竞争壁垒，因此鲜有企业能突破。芯片人人可造，但打造成熟的软件工具实现部署难度极大，其复杂度取决于功能广度和可编程类型。”

FPGA AI开发流程。

展望未来，智能体 AI 有望加速 FPGA 设计，但未必能帮助用户为产品编程 FPGA。“我们对 AI 的未来应用前景充满期待，这意味着无需成为顶尖的 FPGA 或专用集成电路（ASIC）设计师，” 亚达瓦利说，“智能体可将代码转换为可视化编码，通过语音、图表、原理图等方式输入信息，经多轮处理生成最终代码。这是理想状态，目前智能体 AI 尚未普及，但这一方向为更多人参与平台创新提供了可能。”

AI 带来的新挑战

同时，FPGA 新手和熟悉 FPGA 并引入 AI 的用户均面临挑战。“随着高级综合工具的发展，FPGA 编程难度已大幅降低，”AMD 自适应与嵌入式产品营销高级经理 Rob Bauer 表示，“工程团队可通过特定工具将算法或 C 代码转换为 RTL。从工具流程看，我们的 Vitis AI 等工具可实现 PyTorch 模型到 AI 引擎的转换，助力用户快速部署 AI 芯片，难度显著降低。”

鲍尔表示，目前基于 AI 的 RTL 代码生成辅助工具仍较少，“但将 AI 工作负载部署到芯片中已容易许多，我们明确了所需支持的模型类型，并通过编译器优化、量化等技术适配芯片。”

其他企业则在探索智能体生成 RTL 的方案。“对于 FPGA 等可编程组件，原生 AI 编译器和智能体可从高级代码或自然语言中提取意图，生成 RTL 或高层综合（HLS）代码，并自动优化映射、流水线与时序收敛，”ChipAgents 创始人兼 CEO William Wang 说，“编译器正转向自适应流水线，可随模型架构和算子变化实时优化内核、内存布局、并行性与调度。”

在片上系统（SoC）中集成独立或嵌入式 FPGA 并非难事，但需专业技术实现落地，而 AI 为其提供了新可能。“下游客户面临的挑战是，原本纯软件的工作现在需要设计 FPGA 硬件，这颇具难度，” 西门子 EDA 项目总监 Russell Klein 表示，“企业希望将算法转化为 FPGA 设计，却缺乏资深硬件工程师。我们开始探索用 C 语言甚至 Python 编写算法，通过工具编译到 FPGA 架构中。传统 FPGA 设计依赖 Verilog/VHDL，而高级语言更贴合软件开发人员的使用习惯，便于他们利用 FPGA 的能效优势。”

另一种思路是提升编译器的智能化程度。“这能减少编程 FPGA 所需的硬件设计知识，” 克莱因说，“但目前尚未实现，任何厂商都无法让软件工程师仅通过编译器自动生成代码。工程师仍需理解硬件设计与数据流。软件工程师完全可以学习相关技术，经培训后将算法从 CPU 迁移到可编程逻辑。长期来看，FPGA 编程将成为通用编程的延伸 —— 代码可编译运行于 CPU、GPU 或 FPGA 架构，这是行业的长远目标，所有参与者都在朝这一方向努力。”

核心挑战在于针对特定工作负载优化 FPGA，平衡功耗、性能与延迟。“嵌入式场景需优先优化成本，” 鲍尔说，“模型可在笔记本电脑运行，但无法满足边缘系统的性能需求。”

可编程逻辑与处理器的预处理时间，绿色表示低延迟且确定性，红色表示高延迟且非确定性。

部署、测试 AI 工具并确保稳定运行存在学习曲线。“技术迭代极快，当前使用的模型可能很快过时，” 鲍尔说，“一年后可能出现更优模型，因此需要快速适配的方案。不同用户的难点因应用场景而异。”

工作负载迁移与可编程性在 AI 模型中的作用

若设计师明确运行的模型，可设计高效的 AI 加速器解决问题，巴亚系统的纳扬帕利表示，“模型会不断迭代，因此需要可编程性。同时需配套软件抽象层，避免用户反复学习新工具。”

由于未来需求未知，一定程度的可编程性至关重要。“英伟达的 GPU 本质上是加速计算平台，具备极强的可编程性，CUDA 是其成功的关键，” 纳扬帕利说，“优化可编程性的速度决定了竞争优势。”

随着行业发展，可编程性、效率与适应性的动态平衡成为 FPGA 和 AI 系统设计的核心。尽管优化仍是重点，但 AI 模型的迭代速度正趋于平缓。

“四五年前，机器学习编译器开发者致力于打造通用编译器，将任意 AI 模型转换为高效中间表示，”ChipAgents 研究主管 Kexun Zhang 表示，“如今这一方向的投入大幅减少，因为 AI 的核心工作负载已不再是频繁开发新模型。过去需要编译器适配各类新型架构，而当前主流是变换器的矩阵乘法，语言模型等核心场景对硬件可编程性要求不高，仅需适配单一工作负载。”

编程语言也会影响效率。“使用 Python 等高级语言编写代码必然牺牲功耗，” 弗劳恩霍夫应用集成系统研究所高效电子部门主管 Andy Heinig 说，“这类语言的能效不如嵌入式 C 或 C++。”

因此，尽管高级语言简化了编程，却可能牺牲能效。“我们坚信软硬件协同设计是节能的核心，但目前尚未普及，需通过更高层级的抽象解决问题，” 海尼希表示。

FPGA 设计的新进展

FPGA 设计的一大挑战是打造适配多元应用的灵活工具。阿尔特拉的亚达瓦利指出，集成化软件流程已实现 AI 开发者、FPGA 工程师与嵌入式 / SoC 开发者的协同设计。

分析工具也愈发易用。“新一代功耗与热分析工具精度大幅提升，可提供智能建议，帮助设计师在设计和布局阶段优化能耗与散热，” 亚达瓦利说。

FPGA 虽为数字电路，但其分析需结合模拟特性，与内存、互补金属氧化物半导体（CMOS）和图像传感器类似。“FPGA 本质是数字电路，但其熔丝、电阻等组件的分析具有模拟特征，且因重复结构可精细化分析每个单元，” 新思科技产品营销总监 Marc Swinnen 说，“供电、信号完整性等均涉及模拟特性，尤其在高速场景。这类模拟分析工具通常针对小型设计，而 FPGA 分析规模庞大。”

基于云的新工具与基础设施让 FPGA 设计师能前所未有的精细化分析完整设计。

DSP 的设计与部署

FPGA 并非唯一可编程硬件，AI 也为 DSP 设计带来新挑战。尽管 AI 降低了 DSP 设计难度，但现实传感器的模拟数据量增加带来了复杂度。

“机器学习可基于模拟仿真数据自动调谐 DSP 算法，助力数模混合协同设计，” Cadence 计算机视觉 / AI 产品高级总监 Amol Borkar 说，“这缩短了设计周期，帮助工程师在模拟精度与 DSP 复杂度间找到平衡。”

这种复杂性推动了数模设计团队的协作变革。“过去数模设计相互独立，如今必须协同工作，” 博卡表示。

功耗与面积的权衡仍是核心。“模拟模块能效高但扩展性差，基于 DSP 的方案可提升性能但增加功耗与芯片面积，” 博卡解释道，“设计师需权衡：采用高分辨率模数转换器简化 DSP 工作，还是低分辨率转换器并让 DSP 承担更多计算？”

在边缘 AI 部署中，开发者需明确传统 DSP 与矢量扩展（如 Arm Helium）的适用场景。英飞凌科技物联网、计算与无线业务部高级副总裁 Steven Tateosian 举例，健身手表的音频处理主要由传统 DSP 完成，而预处理则由 Arm Cortex M55 微控制器的 DSP Helium 扩展实现，“这类 DSP 的应用场景与音频处理不同，更侧重前后滤波。”

汽车领域同样面临类似问题。“AI 无法解决分割或系统架构问题，而是提供新的数据分析与反馈方式，” 英飞凌互联安全系统总裁 Thomas Rosteck 说。

内存编译器

随着 AI 模型复杂度提升和软件优先设计方法普及，高级内存编译器的需求日益增长。

“芯片架构师在确定硬件规格前，优先考虑软件算法需求，尤其是机器学习与数据分析，” 新思科技嵌入式内存 IP 首席产品经理 Daryl Seitzer 说，“快速适配内存架构以支持独特 AI 算法的能力，成为芯片设计的核心竞争力。这推动了灵活可扩展嵌入式内存编译器的发展，以应对 AI 应用对数据结构、并行访问的新需求。”

新一代内存编译器提供高灵活配置、超低电压支持和多端口选项，确保内存 IP 快速适配算法变化。“面向 AI 的内存特性包括转置数据流、针对稀疏数据的功耗优化设计、乘累加单元间距匹配等，” 赛策补充道。

总结

FPGA、DSP 等可编程芯片在芯片架构中的地位愈发重要，各类应用需组合多种处理器实现目标。随着 AI 模型与应用迭代，新工具让设计师和用户更易利用可编程特性。

“技术架构师需明确哪些功能适配 FPGA、GPU、ASIC 或其他芯片，” 阿尔特拉的亚达瓦利说，“这一架构阶段的核心是划分设计，确定数据平面与控制平面的分工，并权衡总拥有成本、市场需求与行业趋势。”

FPGA 的核心优势在于 I/O 灵活性、确定性延迟 / 低延迟、安全灵活性及整合多类工作负载的能力。“可从平台层面设计风险方案，实现工作负载的高效编排与仲裁，最终适配上层软件层，实现优秀的软硬件协同设计。”

关键词： 人工智能 FPGA DSP 可编程逻辑