如何用1个工具杀死两个垄断者
令人惊讶的是，芯片制造行业颠覆的时机已经成熟。现有公司的技术决策通常是由惯性驱动的，“这就是我们一直做的事情。倒退最令人恐惧。像晶圆厂照明颜色这样简单的事情是无法改变的：传统的黄光仍然用于光刻生产线，尽管晶圆厂会很容易地告诉您它不再有任何影响光刻胶的风险。
近年来，这种情况更加恶化。芯片制造商仍在迭代现有技术，尽管扩展速度较慢且成本迅速增加。ASML 在他们的路线图上有一个工具，即 hyper-NA，他们公开承认这在经济上可能不可行！但很难责怪这些公司——工具和晶圆厂印了很多钱。一个 EUV 工具的售价为 $225M，一年内可以生产超过 $650M 的完整晶圆（请注意，除了单个 EUV 工具之外，生产这些晶圆还需要许多成本）。现有企业几乎没有动力改变策略。
但这为受虐狂、大胆、斗志昂扬的创新者留下了机会......输入 Substrate。
X射线光刻
Substrate 是一家最近出柜的湾区初创公司，发明了“为下一代代工厂提供动力的技术”，其使命是大幅降低先进逻辑晶圆的成本。实现这一使命的第一步是该公司发明的新型 X 射线光刻 （XRL） 工具。
X 射线光刻的想法已经存在了半个世纪。麻省理工学院的研究人员于 1972 年生产了第一批使用 XRL 的功能设备。大多数进行光刻研究的实验室至少都对其进行了实验——贝尔实验室、IBM 等。IBM 甚至在 90 年代使用 XRL 制造了芯片，但长波长（DUV 及以上）技术不断扩展，因此无需克服 XRL 面临的众多挑战。其中最主要的是 （a） 光学器件，因为就像 EUV 一样，几乎没有任何东西会弯曲或反射 X 射线波长，以及 （b） 光源，因为产生明亮、等色和稳定的软 X 射线源通常需要巨大的粒子加速器。
即使在芯片行业的兴趣转移到其他地方之后，光谱学和显微镜领域仍继续以软 X 射线技术领先。高质量的研究级光学器件和“桌面”级光源一直是深入研究的焦点，但没有任何类似于尖端光刻系统的东西公开。
看来 Substrate 至少部分克服了这些 X 射线挑战，其性能声明令人惊叹：
能够对 2nm、1nm 以及可能更高的节点的所有层进行单图案化
与高数值孔径EUV相当的分辨率
展示了 12 nm 功能
能够处理复杂的任意模式
叠加层 <= 1.6 nm，全晶圆 CDU 0.25 nm，线边粗糙度 （LER） <= 1 nm，LCDU <= 1.5 nm
领先的晶圆产量将比现有选项低 50%
这些都是非同寻常的主张，因此需要非同寻常的证据。让我们一一介绍：
2 nm、1 nm 及以上的单图案化：线/空间图案为 12 nm 线 + 24 nm 空间，加起来为 P36。2 nm - 1 nm 节点的目标更像 P20-22 范围，但尚不清楚这种模式是否针对最小总间距。线端之间的尖端到尖端的距离为 13 nm，非常适合单一图案化。
尽管如此，这显然属于单一图案化分辨率的高 NA 类别，其中低 NA 仅限于 ~P28。而且随机过孔看起来非常好，30 nm 间距很激进。
复杂、任意的模式看起来是正确的。双向图案的显微照片尚未公开共享，但与我们分享了一个致密结构的示例。结果很有希望，但我们还需要看到和了解更多内容。这种规模和密度下的预期模式挑战是显而易见的（LCDU、随机论等）。也不清楚这是抗蚀剂还是蚀刻图案。
1.6 nm 的叠加对于最先进的逻辑工艺中的关键层来说是高的。一个好的启发式方法是叠加 = 特征尺寸的 10%，因此在这种情况下，接近 1.0-1.2 nm 是理想的。目前尚不清楚这是否是机器匹配的覆盖，这比单机困难得多，但对于大批量晶圆厂来说很重要。良好的机器匹配覆盖允许您在不同的光刻工具上运行连续的层，从而简化晶圆厂的生产计划。ASML 在最新的 EUV 机器上实现了 ~0.9 nm 机器匹配的覆盖。
0.25 nm 的全晶圆 CDU 非常出色。它实际上超出了典型的测量能力。假设两者都测量每个场的平均 CD 的典型 3 个标准差，这比 ASML 3800E 扫描仪上的 0.7 nm 要好得多。
良好的 CDU 意味着终端芯片的性能更一致——例如，一端的晶体管将具有与另一端相似的阈值电压、驱动电流等。它还提高了良率，因为 CD 更有可能在设计公差范围内。
领先的晶圆将比现有晶圆便宜 50%：这还有待观察。据推测，这主要是通过消除多图案化和降低单次曝光成本来实现的。在最有利的假设下，5 纳米级工艺的详细半分析模型显示成本降低了 25%。2 nm 工艺不会有太大区别。它可能与声明不符，但在这种情况下，节省 25% 是巨大的，并且意味着巨大的竞争优势。
到目前为止，证据很少，因此我们带着一些健康的怀疑态度重复这些说法。但我们也应该注意，外部联系人和第三方报告都在告诉我们同一个故事：平版工具是合法的。请注意，我们早在 2022 年就与 Substrate 合作，但这里的技术分析是由无法访问该 NDA 信息的团队成员进行的。
Substrate 并不止于此。他们打算在自己的晶圆厂运行这些工具，而不是出售给第三方。使命不仅仅是高铁，它还是一家新的美国铸造厂。目标是开发完整的端到端芯片制造工艺，在有合适的选择时购买现成的芯片制造工艺，在没有合适的选择时进行发明。
其中的关键是使用大型同步加速器、粒子加速器或自由电子激光器进行光刻，其规模相当于整个晶圆厂，以产生亚 EUV 波长。虽然 Substrate 早就决定了他们在做什么，但出于竞争原因，他们希望保持模糊。请注意，本报告的封面照片纯粹是人工智能生成的，而不是它的样子。
反对者会指出一百万个理由，为什么这是不可能的、困难的等等——而且他们大多是正确的。 实验室规模和工业化、大批量工具之间存在很大差异。Substrate 本身也意识到了这一点，并同意他们将面临很多开发和扩展的痛苦。
尽管如此，他们至少在短时间内（2-3 年）在工艺中最复杂的部分（光刻）上开发了一些令人印象深刻的能力。让我们假设有关 XRL 工具的说法是正确的。有什么影响？
如果属实，高铁对行业有何影响？
答案类似于高 NA 工具的成本为 <<$40M 而不是 $400M。简而言之，它彻底改变了光刻技术。
它将打开工艺节点设计灵活性的闸门。持续的器件面积缩放将不再受光刻成本的限制，而是受晶体管设计、材料和电气特性的限制。
举一个例子：M0 层。通常，最低金属层 （M0） 的间距以及栅极和 M1 线之间的尖端间距决定了工艺节点的标准单元的紧凑程度，更紧密的 M0 间距和间距与更高的晶体管密度相关。
台积电目前的 23 nm M0 间距已经依赖于具有低 NA EUV 的多图案化和额外的切割掩模，以实现尖端到尖端的紧密间距。英特尔的 32 nm M0 on 18A 使用单图案低 NA 和图案整形工具来缩小 T2T 间距，背面供电允许一次性放松 M0 间距。鉴于面积缩放目标适中，我们预计其 14A 节点的 M0 不会低于 26 nm，这使他们能够在定向自组装的帮助下以经济高效的方式部署高 NA EUV 单图案化。
使用 Substrate 的工具，多图案化的复杂性可以用单次曝光代替，同时还可以释放对金属线放置的许多设计规则限制。区域扩展可以更加积极，为移动和人工智能加速器提供密集的低功耗库。在 20 nm 金属和 30 nm 过孔间距下，2030 年的 1 nm 代工艺节点可以使用 Substrate 的工具保持单次曝光。
ASML 和其他公司一再提出高分辨率单图案比多图案更可取的理由。正如他们所说，它确实降低了复杂性。默认情况下，它不会降低成本。当像 ASML EXE：5000 （High-NA） 这样的光刻工具是 $400M 时，经济学就行不通了。当工具是 $40M 时（这是 Substrate XRL 的正确数量级，而不是确切的数字），经济学效果非常好。
Substrate的成本优势不仅仅局限于高NA：
Substrate 的 X 射线光刻技术非常具有成本效益，因此我们能够在先进的工艺中打印每一层，包括更大间距的 DUV 层，同时保持较高的工具和设施吞吐量
如果 True 并且 Substrate 转向第三方销售，ASML 将陷入严重困境。到 50 年，这将是 $2030B 的 TAM。但同样：在实验室规模和大批量工具之间还有很长的路要走。
石版分辨率之外的挑战
提高光刻分辨率也不是万能的。先进的逻辑缩放现在与光刻一样依赖于材料工程和其他工艺。
即使在图案化过程本身，也存在许多基本挑战。我们注意到这些并不是说 Substrate 无法克服它们，而只是为了让大家了解这座山有多么值得攀登：
即使使用能够在单次曝光中解析目标音高的较短波长工具，SADP 和 LELE 等多图案技术仍可能更受青睐，原因不仅仅是简单的音高分离......
过程控制和质量改进：自对准工艺在图案保真度方面具有固有的优势。SADP 可对线边粗糙度 （LER）、线宽粗糙度 （LWR） 和临界尺寸均匀性 （CDU） 进行卓越的控制。这是因为最终的临界尺寸是由高度可控的沉积和蚀刻步骤定义的，而不仅仅是由光刻航空图像定义。可以主动调整这些步骤以减少粗糙度;例如，优化间隔体沉积过程中的薄膜应力或调整蚀刻等离子体化学成分可以平滑特征并减少线“摆动”。从本质上讲，SADP 可以校正初始光刻步骤中的缺陷，从而有可能产生比直接单次曝光打印更高质量的最终图案。
随机缺陷：随着波长缩短，光子能量增加（13.5 nm 处的 EUV 为 ~92 eV;~6.5 nm处的B-EUV为~190 eV）。为了保持恒定的暴露剂量，需要的光子要少得多。这会显着增加统计“散粒噪声”，即撞击特征的光子数量的随机波动可能导致其无法打印（丢失的接触）或桥接到邻居。这种效应是随机缺陷的主要原因，代表着潜在的缩放硬墙。EUV 估计的散粒噪声引起的粗糙度已经明显高于 193i 光刻，并且预计这种趋势在较短的波长下会恶化。
二次电子模糊：高能光子（EUV 和 X 射线）不会直接引起抗蚀剂中的大多数化学变化。相反，光子吸收会产生高能光电子，然后产生一系列穿过抗蚀剂的低能二次电子，从而引起实际的化学反应。此行进距离在初始光子吸收点周围产生“模糊”。对于 X 射线光刻，这种二次电子模糊是一种已知的基本分辨率限制器，随着入射光子能量的增加而变宽。
设计和工艺窗口灵活性：对于复杂的二维布局，与 SADP 的单向约束相比，光刻光刻 （LELE） 提供了更大的设计自由度。将复杂的图案分解为两个更简单、密度较低的蒙版也可以扩大每次曝光的工艺窗口，尽管也带来了许多挑战。打印单个高度复杂的图案将光学接近校正 （OPC） 推向极限，并且更容易受到“热点”缺陷和角圆角的影响，而两种更简单的曝光可以更稳健地制造。也就是说，LELE 在缩放方面本身就面临着巨大的挑战，即 EPE、对齐和叠加，这些挑战可能会通过折叠通道数量来减少。像 SALELE 这样的最新实现再次打破了对任意结构进行模式化的能力。
高纵横比 （HAR） 蚀刻：蚀刻深窄沟槽，例如在生产通道（~10：1 纵横比）时隔离 GAA Si/SiGe，受到离子传输到沟槽底部和副产物去除的限制。这可能会导致“蚀刻停止”或轮廓变形（如弯曲），无论初始图案的质量如何，这都会影响设备性能。
选择性蚀刻：这是一个材料科学和表面化学问题，无法通过更好的光刻技术从本质上解决。
线边粗糙度（LER）转移：在等离子体蚀刻转移过程中，光刻胶中的LER可以被放大。如果随后的蚀刻使最终特征变得粗糙，则完美的平版印刷图案将被否定。
边缘放置误差 （EPE）：EPE 是特征的最终边缘与其预期位置的总偏差，2 nm 节点的预算在低个位数纳米。它包括光刻叠加、掩模错误、CD 变化和蚀刻偏差。完美的光刻工具无法校正先前高温工艺步骤引起的非线性晶圆失真。即使是像 SADP 这样的自对准工艺最终也需要一个单独的、关键对齐的“切割”掩模，从而重新引入 EPE 的主要来源。
X射线损伤：X射线可以穿透抗蚀剂和硬面罩，对现有结构造成损坏。即使是低能 X 射线也会损坏栅极电介质和掺杂的 Si 区域，这两者对于高性能晶体管都至关重要。现有设备上方的 X 射线曝光需要得到很好的控制。
超越石版的影响
我们可以列出开发全流程技术节点的障碍，但您可能在这一点上明白了。让我们回到如果事情成功时的影响：
如果Substrate能够以现有成本的1/10实现其领先的晶圆生产目标，这当然意味着从台积电手中夺取市场份额。仅此一项，到 200 年，就将是一个远超过 $2030B 的潜在市场。但将芯片成本降低一个数量级将产生比蚕食台积电份额更大的后果。
在绝对最好的情况下，这是一个十年末的故事。从广义上讲，工艺技术还需要 2 年时间才能成熟，以便客户可以开始设计工作。设计和流片工作又需要一年时间，然后量产还需要 1 年。对于现有的行业工作流程来说，这将是荒谬的速度。Substrate 的目标是颠覆范式并加快这些周期，最快在 2028 年流片。我们拭目以待。
战略影响
一家生产尖端光刻工具以及可能廉价先进芯片的美国公司极大地提高了美国的战略地位。我们之前曾论证过，台湾晶圆厂的风险集中度极高，先进的芯片制造能力必须在岸。七家美国巨型股几乎完全依赖台积电台湾公司获得近 $2T 的年收入！
Substrate 在上岸箭袋中添加了第三支箭。台积电在亚利桑那州正在迅速扩张，但不会在那里建造最先进的节点，仍然在台湾进行研发。英特尔正在美国进行研发和 HVM，但在过去十年中没有提供有竞争力的领先节点。三星甚至进一步落后于英特尔。Substrate 正在从头开始尝试，从历史上看，这并不是有很大的几率。无论如何，第三种选择对美国来说是积极的。
自然，中国会关注。他们的生态系统基本上试图做与 Substrate 相同的事情——从头开始开发一个先进的逻辑生态系统——但背后有民族国家级的资源。EUV 当然是最重要的出口管制芯片制造技术。Substrate XRL 无疑会像 EUV 一样吸引模仿者和间谍活动。
出于这个原因，Substrate 非常小心地保护其创新。您会注意到，我们在这里基本上没有写任何关于 XRL 工具如何工作的文章;这是因为他们几乎没有公开任何信息以防止商业机密被盗。请注意，我们早在 2022 年就与 Substrate 合作，但这里的技术分析是由无法访问该 NDA 信息的团队成员进行的。
该公司还坚定地致力于避免 EUV 计划的错误。当今商业 EUV 技术背后的大部分基本 IP 都是在美国开发的，首先是由国家实验室开发的，然后是由公共/私人财团 EUV LLC 开发的。ASML 赢得了许可之战，部分原因是收购了美国公司硅谷集团。尽管当时并不明显，但美国允许“皇冠上的明珠”技术销往国外。毫无疑问，ASML 在接下来的 2 年里为将其工业化做了很多艰苦的工作，但它应该是一家美国公司。我们显然不能允许同样的事情发生在 EUV 的潜在继任者身上，尤其是在中国正在进行类似的尝试的情况下。
竞争 对手
人们自然会想到 xLight，这是一家试图构建自由电子激光 （FEL） 光源并将其商业化的初创公司。Substrate 和 xLight 的器件都能够实现亚 EUV 波长，但相似之处仅此而已。
xLight 使用一种新技术只生产光刻光源。他们的旨在插入现有的 EUV 工具，以代替 ASML 激光产生的等离子体源。他们正在构建第一个工作原型，但如果得到证实，FEL 光源将主要提供 EUV 性能的进化步骤（整体工具性能将提高，但会遇到其他限制，例如载物台移动速度和镜子加热）。
Substrate XRL 如果得到证实，将是光刻性能的革命性一步，以每片晶圆的成本计算。它使用经过验证的光源技术和新颖的曝光工具，与 xLight 相反。商业模式也大不相同——通过 ASML 向现有晶圆厂销售 xLight，作为他们自己的晶圆厂的一部分运行 Substrate。xLight 没有曝光任何晶圆，而 Substrate 通过美国国家实验室曝光了。
中国在这一领域也有多项重大的类似努力。虽然他们还没有正常工作的 ArFi DUV，但在未来几年他们应该这样做，他们已经在通过多个不同的团队/努力（包括酷 FEL/粒子加速器/同步管）开发 EUV、高 NA EUV 和 XRL，就像 xLight 和 Substrate 一样。
下一个里程碑
本报告的大部分内容都是基于 Substrate 的承诺。在 2 年内构建的具有这些成像功能的新颖演示工具令人印象深刻。但在它们颠覆芯片制造行业之前，还有很多东西需要证明。我们对成功抱有希望，但考虑到存在多少问题，我们持怀疑态度。
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
