提升定制计算性能上限的三项新技术

智能计算 时间:2025-11-25来源:

更多客户、更多设备、更多技术和更高性能——这才是定制的真正所在硅正朝着前进。虽然摩尔定律仍在运作,定制化正迅速成为推动数据基础设施变革、创新和性能的引擎。越来越多的用户和芯片设计师正在拥抱这一趋势,如果你想了解定制技术的前沿,最值得研究的芯片是数据中心的计算设备,即驱动AI集群和云的XPU、CPU和GPU。到2028年,定制计算设备将占550亿美元的收入,占市场的25%。为该细分市场开发的技术将渗透到其他细分市场。

以下是Marvell的三项最新创新:

多芯片封装与RDL中介器

通过缩小晶体管实现性能和功耗提升变得越来越困难且成本高昂。“摩尔定律的进展明显减缓。每一代技术,我们都无法获得过去那种性能翻倍的提升,“Marvell的Mark Kuemerle说,副定制云解决方案技术总裁。“不幸的是,数据中心不在乎。他们需要一种每一代都能提升性能的方法。”

芯片组不再通过缩小晶体管来让更多晶体管进入有限空间,而是让设计者能够将磁芯叠加,封装作为垂直的上层结构。

Marvell 于五月推出的 2.5D 封装增加了有效计算量硅对于给定空间,2.8倍。同时,RDL中介器以更高效的方式布线。在传统芯片组中,单个中介器覆盖其所连接芯片的地面空间以及它们之间的任何区域。如果两个计算核心位于芯片组封装的两侧,中介器将覆盖整个空间。

相比之下,Marvell® RDL中介器被装配在单个计算芯片上,由六层互连管理连接。

1764059720218398.jpeg

2.5D和多层封装。以现有制造技术,芯片的最大面积可达略超过800平方毫米。通过堆叠,XY封装内晶体管总数可以呈指数增长。在这些封装中,RDL中介体是电梯井,以节省空间的方式实现层间和跨层的连接。

整体而言,封装空间可支持1390毫米之硅以及四组高带宽存储器3/3E(HBM3/3E)。Marvell 多芯片封装平台实现了被动器件的集成,以减少芯片组封装中电源引起的潜在信号噪声。

“几年前,先进的包装只是次要考虑。它已成为关键的差异化因素。它的重要性和硅“,甚至更多,”Marvell先进包装高级工程师Mayank Mayukh说。“现在是做包装工程师的好时机。”

定制SRAM(静态随机存取存储器)

““内存”和“定制”这两个词在计算机领域中很少出现。大容量、商业生态系统的开放性、向更高密度的快速转型以及存储和存储的极其复杂,都引导行业遵循标准。人工智能正在改变这一切。

凭借业界最高的每平方毫米带宽,Marvell 定制 SRAM 使芯片设计师能够回收高达 15% 的 2nm 设计总面积。减少 SRAM 的大小——片上缓存的首选内存——使设计者能够自由增加计算核心、增加内存、降低设备尺寸或成本,或将以上所有方法结合,以满足特定的性能、功耗、使用场景或总成本目标。虽然最常与CPU相关,SRAM也被用于交换机和其他芯片中。

Marvell 定制 SRAM 在相同密度下,在最高 3.75 GHz 频率下,其待机功耗比标准片上 SRAM 低多 66%。

定制SRAM是Marvell在提升记忆力方面的第三项创新;每个节点针对内存层级的不同层级(见下图)。2024年12月,Marvell发布了定制HBM技术,旨在减少高带宽内存(HBM)密集堆栈所需的空间和功耗,同时将内存容量提升高达33%。2024年7月,Marvell推出了Structera系列CXL控制器[JB1],用于为云端服务器增加数TB内存和辅助计算能力。

1764059744338905.jpeg

在内存层级结构中,SRAM 通常集成到 XPU 芯片中。虽然容量最小,但内存速度最快存储 库并且坐落在距离XPU最近的地方。HBM包含在XPU封装中,提供GB存储空间。CXL放在相邻的主板上,能提供数TB的存储空间,但它和XPU的距离最远。

 

封装集成电压调节(PIVR)

半导体本质上是微型电网。电力需要在异构环境中以不同电压范围实时通过混沌环境(热量和噪声)通过复杂路径分配给不同类别的“客户”(逻辑、I/O等)。而且,虽然电力需求波动不可预测,但电力供应必须保持稳定。

PIVR封装本质上允许系统设计师从使用板级电源传输系统——由多个元件组成的独立子系统,通常位于印刷电路板上距离处理器数英寸处——转向更小、更快、集成化硅芯片和被动元件紧密耦合于处理器。

从车载到封装式的转变带来了诸多好处。缩短电力传输路径可将输电损耗降低多达85%,从而使总功率输出增加15%。集成还能减少电路板空间,降低系统成本。

接近还意味着更高的功率密度——每平方毫米3到4安培,而传统方案为每平方米1.5到2安培——以实现更高的计算密度。屏幕截图_25-11-2025_163631_www.marvell.com.jpeg此外,功率产生的噪声大幅下降(见下图)。更低的噪声和更高的密度,反过来为每平方英尺的设施带来更高的收入和更好的投资回报率铺平了道路。换句话说,IVR使得当前尖端芯片的功率能够从500瓦提升到1200瓦,提升到4千瓦级别,并以更高效的方式利用这些功率。

通常,电压调节器位于处理器较远处,位于板子底部。通过PIVR,它们可以集成到芯片封装的底部。

过去十年,PIVR在行业中偶尔出现,但随着技术进步和对更好电力分配的紧迫需求,它正逐渐成为焦点。


关键词: 计算 芯片

加入微信
获取电子行业最新资讯
搜索微信公众号:EEPW

或用微信扫描左侧二维码

相关文章

查看电脑版